(相关资料图)

面对更高速的10Gbps以上的高速通道Channel的通讯信号传输，大多数采用差分方式设计，这样可以持续更快速的传输大比特数据量，SystemSI的高速串行和并行模块，可以适应高速信号传输通道的标准分析流程，支持AMI算法建模接口，更便利创建发送端和接收端模型，同时内部的参数定义完全将芯片设计和业界高速传输标准（DDR3,4/HDMI/USB/PCI-E等）以流程化的设计方法提供给用户，最终满足用户对系统总体的误码率BER的预测，并判断抖动，噪声是都在指定的容限内，操作也是流程化的简单易用。

SystemSI的模块化设计允许用户方便的搭建任意拓扑，支持最新的IBIS/Spice/TouchStone/IBIS-AMI模型。SystemSI可以对高速串行通道进行眼图，误码率分析，对系统中的任意参数进行扫描，得到最优化配置，并且集成了PCI-E，SATA等工业标准，直接对仿真结果进行判别。SystemSI可以对整个DDR系统进行准确的SSO分析，集成JEDEC标准，自动为用户量测SI参数，并以此为基础，进行自动的时序分析。

用SystemSI评估端对端串行通道的性能可以快速的对设计方案进行取舍。对于多个串行通道的设计，可以通过高效的总线扫描功能自动化分析可行的方案。

SystemSI能够判断10Gbps以上的设计中串扰对抖动的影响。SystemSI可以支持奇模、偶模、最差和随机串扰分析。相邻的信号网络可以用同相、反相和随机的方式打开或关闭。在支持通道设计快速改进的同时，SystemSI还可以评估IC芯片信号处理和时钟数据恢复（CDR）的效果。

SystemSI主要用于处理高速数据通道，仿真时可以模拟出几百万bit的数据进行仿真，并能充分考虑从DC到10Gbps以上的串行通道数据传输设计，提供了很高精度的仿真，准确清晰的显示了误码率评估数据，在设计高速的串行通道时非常有用。

SystemSI主要功能：仿真高速串行通道误码率（BER）应用IC芯片的AMI发送端和接收端模型仿真10Gbps以上设计中的抖动和噪声评估IC芯片的信号处理和时钟数据恢复（CDR）的效果用图表形式表示信道的特性精确的仿真通道中的S参数模型通过总线草庙高校的分析多个串行通道利用通道仿真模板和通用的AMI模型来进行快速仿真

标签：